DIGITAAL ONTWERP: HDL-SYNTHESE II
 
Wordt gegeven in 3de jaar Bachelor in de industriële wetenschappen: elektronica - ICT
Hoorcollege [A] 12.0
Werkcollege [B] 24.0
Begel. zelfst./extern werk [C] 0.0
Totale studietijd [D] 80
Studiepunten [E] 3
Niveau  
Onderwijstaal Nederlands
Titularis Nog niet bepaald
Referentie IBIWEL03K00001
 
Trefwoorden
VHDL, Digitaal ontwerp

Doelstellingen
  • Vervolmaking in het gebruik van hoog-niveau beschrijvingstalen voor digitaal onwerp;
  • Leren ontwerpen van complexe hardware voor DSP- en multimediatoepassingen.


Leerinhoud
Theorie
  1. Het schrijven van testbenches in VHDL
  2. Codeerstijlen die het testen van een ontwerp vereenvoudigen; robuust ontwerp
  3. Voor- en nadelen van hardwarebeschrijvingstalen (HDL's) op het gebied van testbaarheid en synthetiseerbaarheid; vergelijking met andere HDL's;
  4. Subprogramma's, packages, bibliotheken in VHDL;
  5. Input/output, file access, generatie van testdata, aansturing en simulatie van geheugens;
  6. Inleiding tot andere HDL's (System C, System Verilog)
Labo
  • Oefeningen die de theorie ondersteunen met voorbeelden;
  • Oefeningen die tot doel hebben een goede codeerstijl te ontwikkelen
  • Groepsproject rond een DSP- of multimediatoepassing waarbij de volgende aspecten aan bod komen: formulering van doelstellingen en probleemcontext, taakverdeling, planning, rapportering, self- en peer-assessment


Begincompetenties
Digitale elektronica II. "Digitaal ontwerp: HDL-synthese II" kan enkel gevolgd worden door studenten die in parallel ook het opleidingsonderdeel "Digitaal ontwerp: HDL-synthese I" volgen.

Eindcompetenties
  • Verdere vervolmaking in het simuleren, ontwerpen en testen van digitale hardware door middel van een hoog-niveaubeschrijvingstaal, waar naast VHDL ook gekeken wordt naar andere beschrijvingstalen.
  • Verdere vervolmaking in het programmeren in C of Matlab, ondermeer voor het ontwerpen van testbenches.
  • In staat zijn om complexe signaalverwerkingssystemen en multimediatoepassingen te analyseren, ontwerpen en implementeren.


Leermaterialen
  • Introductory VHDL From Simulation to Synthesis (Sudhakar Yalamanchili)
  • Writing Testbenches, Functional Verification of HDL Models (Janick Bergeron)


Studiekosten
geen

Studiebegeleiding
De studenten kunnen tijdens vooraf aangeduide uren of na afspraak uitleg of verduidelijking komen vragen. Er is een dokeos site.

Onderwijsvormen
Hoorcolleges en begeleide labo's.

Evaluatievorm
  • theorie-examen
  • evaluatie van groepsproject
De beoordeling en het tot stand komen van de eindquotatie van opleidingsonderdelen gebeurt via het wiskundige gemiddelde volgens de toegekende coëfficiënten. Indien nochtans op één van de onderscheiden vakken (delen van opleidingsonderdelen) 7 of minder op 20 wordt behaald, kan worden afgeweken van deze rekenkundige berekening van de eindquotatie van het opleidingsonderdeel en kunnen de punten bij consensus worden toegekend. Deze regeling treedt in voege vanaf het academiejaar 2005-2006.

OP-leden