Trefwoorden
VHDL, Digitaal ontwerp
Doelstellingen
• Vervolmaking in het gebruik van hoog-niveau beschrijvingstalen voor digitaal onwerp;
• Leren ontwerpen van complexe hardware voor DSP- en multimediatoepassingen.
Leerinhoud
Theorie
1. Grondige studie van de Design Flow en de Xilinx Design Flow Tools
- Digital Design Flow
- Embedded Design Flow
- Mixed Design Flow
2. Inleiding tot andere HDL’s (System C, System Verilog)
3. Testbenches en verificatie
4. Timing Analyse
Labo
• Oefeningen die de theorie ondersteunen met voorbeelden;
• Oefeningen die tot doel hebben een goede codeerstijl te ontwikkelen.
• Groepsproject rond een DSP- of multimediatoepassing waarbij de volgende aspecten aan bod komen: formulering van doelstellingen en probleemcontext, taakverdeling, planning, rapportering, self- en peer-assessment.
Begincompetenties
Om dit opleidingsonderdeel te kunnen volgen dient men ook ingeschreven (geweest) te zijn voor de opleidingsonderdelen: Digitale Elektronica II, Digitaal Ontwerp: HDL-synthese I.
Eindcompetenties
• Verdere vervolmaking in het simuleren, ontwerpen en testen van digitale hardware door middel van een hoog-niveaubeschrijvingstaal, waar naast VHDL ook gekeken wordt naar andere beschrijvingstalen.
• Verdere vervolmaking in het programmeren in C of Matlab, ondermeer voor het ontwerpen van testbenches.
• In staat zijn om complexe signaalverwerkingssystemen en multimediatoepassingen te analyseren, ontwerpen en implementeren.
Leermaterialen
::Voor meer informatie, klik hier::
Slides van de lessen ter beschikking gesteld via dokeos.
Ondersteundend leermaterialen:
• Introductory VHDL From Simulation to Synthesis (Sudhakar Yalamanchili)
• Writing Testbenches, Functional Verification of HDL Models (Janick Bergeron)
Studiekosten
geen
Studiebegeleiding
De studenten kunnen tijdens vooraf aangeduide uren of na afspraak uitleg of verduidelijking komen vragen.
Er is een dokeos site.
Onderwijsvormen
Hoorcolleges en begeleide labo's.
Evaluatievorm
• theorie-examen
• evaluatie van groepsproject
De beoordeling en het tot stand komen van de eindquotatie van opleidingsonderdelen gebeurt via het wiskundige gemiddelde volgens de toegekende coëfficiënten. Indien nochtans op één van de onderscheiden vakken (delen van opleidingsonderdelen) 7 of minder op 20 wordt behaald, kan worden afgeweken van deze rekenkundige berekening van de eindquotatie van het opleidingsonderdeel en kunnen de punten bij consensus worden toegekend.
OP-leden
Vakgroep Elektronica
|
|
