Trefwoorden
Digitale Systemen, VHDL, RTL-ontwerp
Doelstellingen
• Kennismaking met hoge niveau hardwarebeschrijvingstalen, in de eerste plaats VHDL;
• Leren ontwerpen op RTL-niveau;
Leerinhoud
Theorie
1. Boolese uitdrukkingen en logische poorten. Twee- en meerlagen implementaties. Karnaugh-kaarten en minimalisatie-algoritmes.
2. Hardwarebeschrijvingstalen. Inleiding tot VHDL.
3. Veelgebruikte combinatorische schakelingen en hun VHDL-beschrijving: optellers, binaire vermenigvuldigers, multiplexers, demultiplexers, encoders, decoders.
4. Synchrone sequentiele logica. Latches en flipflops. Analyse van sequentiele schakelingen.
5. Staatreductie. Synthese van sequentiele schakelingen. VHDL-beschrijving.
6. Veelgebruikte sequentiele schakelingen en hun VHDL-beschrijving: registers, schuifregisters, rimpeltellers, synchrone tellers.
7. RTL-ontwerp. Datapadmodel. Algoritmische statenmachines (ASM). VHDL-beschrijving van FSM en ASM. Verschillende methodologieen voor het ontwerp van de controlelogica.
Begincompetenties
De competenties verworven hebben van de opleidingsonderdelen: Digitale elektronica I.
Eindcompetenties
Dit opleidingsonderdeel is vooral gericht op het oplossen van problemen.
Kerncompetentie 1:
In staat zijn om digitaal te ontwerpen op register-transfer-niveau met behulp van een hoog-niveau-beschrijvingstaal (D2)
Na het volgen van dit opleidingsonderdeel moet de student in staat zijn complexe digitale schakelingen te simuleren, ontwerpen en testen door middel van een hoog-niveaubeschrijvingstaal. Er worden daarom twee noodzakelijke basisvaardigheden aangeleerd: ontwerp op RTL-niveau met ASM-kaarten, programmeren en simuleren in VHDL.
Algemene competentie 1:
In staat zijn om onderzoek probleemgestuurd te initiëren (AWC3).
Uitgaande van een concreet ontwerpprobleem worden onderzoeksvragen gesteld om bijkomend inzicht te krijgen in het ontwerp van digitale elektronica.
Algemene competentie 2:
In staat zijn om wetenschappelijk-disciplinaire inzichten zelfstandig en in teamverband toe te passen op wetenschappelijke en/of ingenieurstechnische problemen (AIC1).
De methodologie die aangebracht wordt (HDL-beschrijving, ASM, RTL-ontwerp) moet kunnen toegepast worden op ontwerpvraagstukken. Er wordt in de labo’s met meerdere personen aan een ontwerp gewerkt. Er wordt regelmatig voortgebouwd op deelontwerpen die door anderen gemaakt werden.
Leermaterialen
::Voor meer informatie, klik hier::
• Cursusnota's
• Voorbeelden VHDL-programma's
• VHDL referentiemanual
• Achtergrondinformatie: Digital Design, Morris Mano, Prentice Hall, 2002. ISBN 0-13-062121-8.
Studiekosten
5 euro
Studiebegeleiding
De studenten kunnen tijdens vooraf aangeduide uren of na afspraak uitleg of verduidelijking komen vragen. Er is een dokeos-site.
Onderwijsvormen
Hoorcolleges geillustreerd met begeleide labo-oefeningen.
Evaluatievorm
Theorie: Mondeling eindexamen met open boek
Labo: Permanente evaluatie
De beoordeling en het tot stand komen van de eindquotatie van opleidingsonderdelen gebeurt via het wiskundige gemiddelde volgens de toegekende coëfficiënten.
Indien nochtans op één van de onderscheiden vakken (delen van opleidingsonderdelen) 7 of minder op 20 wordt behaald, kan worden afgeweken van deze rekenkundige berekening van de eindquotatie van het opleidingsonderdeel en kunnen de punten bij consensus worden toegekend.
OP-leden
Verantwoordelijke studiefiche: Peter VEELAERT
|
|
