Trefwoorden
VHDL, Digitaal ontwerp
Doelstellingen
De globale doelstelling is parate kennis te verwerven van VHDL waarbij de nadruk ligt op synthese en simulatie. Punten waar bijzondere aandacht wordt besteed zijn:
• het verschil tussen implementaties in hardware en software algoritmes;
• het verschil tussen een model voor simulatie en een model geschikt voor synthese;
• inferentie van efficiente hardware.
Leerinhoud
Theorie
1. Inleiding tot algemeen digitaal ontwerp
2. Begrippen simulatie en synthese
3. Basis van VHDL: entiteit en architectuur
4. Meer abstracte concepten, processen
5. Structurele beschrijvingen
Labo
• Leren werken met een toolchain
• VHDL-beschrijvingen op basis van ASM-kaarten
• Oefeningen die het verschil verduidelijken tussen modellen voor simulatie en modellen voor synthese
• Modellen programmeren in een CPLD of FPGA op een demobordje en daarna testen
• Structurele beschrijvingen maken.
Begincompetenties
Om dit opleidingsonderdeel te kunnen volgen dient men ook ingeschreven (geweest) te zijn voor de opleidingsonderdelen: Digitale Elektronica II.
Eindcompetenties
Dit opleidingsonderdeel richt op het oplossen van problemen op een creatieve manier.
Kerncompetentie 1:
In staat zijn om digitaal te ontwerpen op register-transfer-niveau met behulp van een hoog-niveau-beschrijvingstaal (D2)
Deze specifieke competentie richt zich op het simuleren, ontwerpen en testen door middel van een hoog-niveaubeschrijvingstaal op RTL niveau.
Kerncompetentie 2:
In staat zijn om applicaties te ontwikkelen op ingebedde systemen en op herconfigureerbare en herprogrammeerbare hardware (D3)
Deze specifieke eindcompetentie bekijkt het vermogen tot abstraheren. De student moet in staat zijn de oplossing voor een probleem uit te drukken in een algoritme en dat algoritme te implementeren hetzij in software, hetzij in hardware of een combinatie van beide. Dit vereist een goed begrip van de concepten van hoog-niveau beschrijvingstalen.
Algemene competentie 1:
In staat zijn om wetenschappelijk-disciplinaire inzichten zelfstandig en in teamverband toe te passen op wetenschappelijke en/of ingenieurstechnische problemen (AIC1)
Zowel zelfstandig als in teamverband moet de student een methodologie leren gebruiken op systeemniveau.
Leermaterialen
::Voor meer informatie, klik hier::
Cursus: Hardware beschrijven en simuleren in VHDL (Steven Redant)
Ondersteunende leermaterialen:
VHDL, A starters Guide (Sudhakar Yalamanchili).
Introductory VHDL From Simulation to Synthesis (Sudhakar Yalamanchili).
Studiekosten
10 euro
Studiebegeleiding
De studenten kunnen tijdens vooraf aangeduide uren of na afspraak uitleg of verduidelijking komen vragen.
Onderwijsvormen
Hoorcolleges en begeleide labo-oefeningen.
Evaluatievorm
Theorie: mondeling examen (40%)
Labo: permanente evaluatie + schriftelijke examenvraag (60%)
De beoordeling en het tot stand komen van de eindquotatie van opleidingsonderdelen gebeurt via het wiskundige gemiddelde volgens de toegekende coëfficiënten. Indien nochtans op één van de onderscheiden vakken (delen van opleidingsonderdelen) 7 of minder op 20 wordt behaald, kan worden afgeweken van deze rekenkundige berekening van de eindquotatie van het opleidingsonderdeel en kunnen de punten bij consensus worden toegekend.
OP-leden
Vakgroep Elektronica
|
|
